TCL空調eeprom故障(tcl空調故障代碼ee)

前沿拓展：

記錄一些常用的IC術語

軟件篇：

EDA Electronic Design Automation 電子設計自動化，IC設計流程中需要使用非常多的EDA工具

VCS synopsys公司的數字前端仿真工具

Verdi synopsys公司的數字前端debug工具

FSDB常用的波形文件格式，用Verdi打開

VCD value change dump 一個通用的波形文件格式，信息詳細，但文件較大

DC design compiler synopsys公司的數字綜合工具

ICC IC Compiler synopsys公司用于自動布局布線的一款軟件，很多公司都在用

INNOVUS cadence公司的數字版圖實現工具、

GDSII 版圖layout的文件格式

PT prime time synopsys公司的靜態時序分析工具

Vivado Vivado FPGA廠商賽靈思公司2012年發布的集成設計環境

NCSIM cadence公司的數字前端仿真工具

Modelsim mentor公司的數字前端仿真工具，也叫QUESTASIM

Tessent mentor公司的DFT工具，市場占有率很高

語言篇：

Shell 常用的一種腳本語言，和linux結合緊密

Python 常用的腳本語言，現在在人工智能方面使用很多，大受歡迎

Perl 常用的一種腳本語言，非常適合文本處理

TCL 工具命令語言，調度各個軟件的腳本語言

Verilog 硬件描述語言

SystemVerilog 芯片驗證語言

協議篇：

APB Advanced Peripheral Bus ARM公司推出的AMBA總線規范之一，主要用于低帶寬的外設之間的連接

AHB Advanced HighPerformance Bus ARM公司推出的AMBA總線規范之一，主要用于高性能模塊之間的連接

AXI Advanced eXtensible Interface ARM公司推出的AMBA總線規范之一，一種面向高性能、高帶寬、低延遲的片內總線

GPIO General Purpose Input Output 通用輸入/輸出，總線擴展器

HDMI High Definition Multimedia Interface 高清晰度多媒體接口，是一種數字化視頻/音頻接口技術規范

SPI Serial Peripheral Interface 串行外設接口，是一種高速的，全雙工，同步的通信總線

I2C InterIntegrated Circuit I2C是一種常用的多向控制總線，只有兩根線

UART Universal Asynchronous Receiver/Transmitter 通用異步收發傳輸器，一種常見的IP模塊

CAN Controller Area Network ISO國際標準化的串行通信協議

MIPI Mobile Industry Processor Interface 移動產業處理器接口，為移動應用處理器制定的開放標準和一個規范

OCP Open Core Protocol 一個高效的、總線獨立的、可配置和高度可擴展的接口協議

PCIe Peripheral Component Interconnect Express 外設組件互連標準，一種常見的總線標準

USB Universal Serial Bus 通用串行總線，一種高速的連接外設的總線協議

芯片篇：

IC Integrated Circuit 集成電路

LSI Largescale integrated circuit 大規模集成電路

VLSI Verylargescale integration超大規模集成電路

ASIC Application Special Integrated Circuit 專用集成電路，芯片設計公司的主流設計流程

FPGA Field Programmable Gate Array 現場可編程門陣列，與ASIC流程相對應

SoC System on Chip 片上系統，一般指規模比較大的芯片，大多含有CPU/MCU等

MCU Microcontroller unit 微控制器，主控模塊

DSP Digital Signal Processing 數字信號處理模塊， IC設計公司的算法實現經常采用

CPLD Complex Programmable Logic Device 復雜可編程器件，和FPGA類似

IP Intellectual Property 知識產權

FE Front End 前端，IC設計中的前端設計流程

DV Design Verification 驗證，IC設計中的驗證流程

BE Back End 后端， IC設計中的后端設計流程

FULLCHIP fullchip level 常用于數字前端設計和驗證，指系統級和芯片級

GLS gatelevel simulation 指數字驗證中的門級仿真

LPS low power simulation 低功耗仿真，多用于低功耗設計驗證中

FM formal 形式驗證，網表與verilog進行比較

STA Static Timing Analysis 靜態時序分析，數字IC設計流程中的重要環節

Netlist 門級網表，一般是RTL Code經過綜合工具生成的網表文件

ECO Engineering Change Order 在項目后期，只能在門級對芯片設計進行修改

DFT Design for Test 為了增強芯片可測性而采用的一種設計方法，是數字IC流程中的重要步驟

ATPG Auto Test Pattern Generator 測試向量自動生成工具， DFT中的常見流程

BIST Build in System Test 內建測試系統，DFT中的常見流程

JTAG Joint Test Action Group 聯合測試工作組，是一種國際標準測試協議，多用于芯片測試用

CTS Clock tree synthesis 時鐘樹綜合，是數字后端實現中的重要流程

PD Physical design 物理設計，一般指數字后端的版圖設計

PV Physical verification 物理驗證，數字版圖實現后需要做的驗證

APR Auto place and route 自動布局布線，是數字后端版圖實現的主要流程

NDR NonDefault Route 非默認連線規則，版圖實現中的重要概念

Layout 版圖，指芯片最終生成的版圖，類似于建筑行業中的設計圖紙

ERC Electronic Rule Check IC設計經過Layout后檢查其版圖是否符合電氣規則

LVS Layout versus Schematic 版圖與電路圖一致性檢查，變成版圖后檢查其版圖與門級電路是否一致

DRC Design Rule Check 生成版圖后檢查其是否符合工藝廠提供的設計規則,如寬度、間距、面積等

signoff 驗收機制，驗收標準

Tapout 流片，將最終的版圖文件送到工藝廠去生產

DAC Digital to Analog Convert 數字信號到模擬信號的轉換電路

ADC Analog to Digital Convert 模擬信號到數字信號的轉換電路

CAD ComputerAided Design 計算機輔助設計，專門幫助提供軟件自動化

CDC clock domain crossing 異步時鐘時序檢查，是數字設計中的重要步驟

DMA Direct Memory Access 直接內存存取

RAM Random Access Memory 隨機存儲器

ROM Read Only Memory 只讀存儲器，具有非易失性

EEPROM Electrically Erasable Programmable ReadOnly Memory 電可擦除只讀存儲器

DRAM Dynamic Random Access Memory 動態隨機存取存儲器,最為常見的系統內存

SRAM Static Random Access Memory 靜態隨機存取存儲器

FLASH Flash EEPROM Memory 閃存，同時具有RAM快速讀取數據的特點

LUT Look Up Table 查找表，用于存一些數據，本質就是一個RAM

IEEE Institute of Electrical and Electronics Engineers 電氣和電子工程師協會

SPEC specification 說明書，產品規范，每個崗位工程師都要寫相應的spec

RTL Register Transformation Level 寄存器傳輸級，多指使用verilog來描述的層次

DUT design under test 待測試的設計模塊

DUV design under verification 和DUT的意思類似

Testbench 測試平臺，數字驗證搭建用來測試的平臺

UVM Universal Verification Methodology 主流的數字驗證方法學，基于systemverilog

REGRESSION 回歸測試，簡單來說就是講所有的測試用例不斷的重復的跑，直到沒有錯誤穩定一段時間

COVERAGE 覆蓋率，數字驗證常用術語，主要有代碼覆蓋率和功能覆蓋率等

拓展知識：